

Dispositivos Lógicos Programáveis

- Implementar em FPGA a seguinte configuração de portas lógicas:

ENTRADAS





TABELA VERDADE

A	B	C	SAÍDA
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

- Implementar em FPGA a seguinte configuração de portas lógicas:



SAÍDA

C

B

A

– Relembrando os diferentes tipos de objetos

- Constante ou “**CONSTANT**”:
 - Possui valor estático.
- Variável ou “**VARIABLE**”:
 - O valor pode ser alterado no decorrer do código **sequencial**.
- Sinal ou “**SIGNAL**”:
 - O valor pode ser alterado no decorrer do código **sequencial** e **concorrente**.

– Declaração de objetos (:=)


Classe	Lista de Nomes	Tipo	Valor inicial
CONSTANT	nome	: tipo;	
CONSTANT	nome	: tipo	:= valor_inicial;
CONSTANT	nome1, nome2	: tipo	:= valor_inicial;
VARIABLE	nome	: tipo;	
VARIABLE	nome	: tipo	:= valor_inicial;
VARIABLE	nome1, nome2	: tipo	:= valor_inicial;
SIGNAL	nome	: tipo;	
SIGNAL	nome	: tipo	:= valor_inicial;
SIGNAL	nome1, nome2	: tipo	:= valor_inicial;

– Transferência de Informação entre Objetos


```
sinal1      <=   sinal2;  
sinal2      <=   variavel1;  
sinal3      <=   constante1;
```

```
variavel2   :=   sinal1;  
variavel3   :=   variavel1;  
variavel4   :=   constante1;
```


- Descrever em VHDL o circuito abaixo utilizando objetos do tipo *signal* para auxiliar nas operações.



4 -Descreva o circuito abaixo em VHDL, sem criar novos objetos além daqueles presentes nos pinos de entrada e saída.



5 - Descreva o circuito abaixo utilizando objetos do tipo *signal* apresentados em cada etapa.



6 - Descreva o circuito abaixo utilizando as *variable* apresentados em cada etapa.

A B C D

